## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平5-260448

(43)公開日 平成5年(1993)10月8日

(51) Int.Cl.5

識別記号 庁内整理番号

FΙ

技術表示箇所

H 0 4 N 7/01

Z 9070-5C

審査請求 未請求 請求項の数1(全 5 頁)

(21)出願番号

特願平4-51463

(22)出願日

平成4年(1992) 3月10日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 杉山 和幸

京都府長岡京市馬場図所1番地 三菱電機

株式会社京都製作所内

(74)代理人 弁理士 高田 守


## (54) 【発明の名称】 スキャンコンパータ

## (57)【要約】

【目的】 150mに変換して動きの不自然さが発しないでかつラージエリアフリッカを除去することができるスキャンコンバータを得る。

【構成】 アナログの映像信号をアナログ・ディジタルコンパータ15a,15bでディジタル信号に変換し、ディジタルの映像信号を3フィールドメモリ16a,16bに記憶し、3フィールドメモリ16a,16bに記憶されたディジタルの映像信号をコントローラ21により3倍速で読み出すとともに、その読み出したディジタルの映像信号からディジタルプロセッサ27により補間信号を作り、この補間信号とディジタル映像信号をディジタル・アナログコンバータ28a,28bにより再びアナログ信号に戻すようにしたものである。

【効果】 フィールド周波数 5 0 Hzの信号を 1 5 0 Hzに変換してもラージエリアのフリッカをなくすることができる。



1

#### 【特許請求の範囲】

【請求項1】 アナログの映像信号をディジタルの映像 信号に変換するアナログ・ディジタルコンパータと、こ のアナログ・ディジタルコンパータで変換されたディジ タルの映像信号を記憶する3フィールドメモリと、この 3フィールドメモリの記憶内容が動画信号か静止画信号 かを検出する動き検出回路と、上記アナログ・ディジタ ルコンパータおよび上記3フィールドメモリの書き込み 制御を行うとともに上記動き検出回路により上記3フィ ールドメモリの記憶内容が動画信号の場合には上記3フ ィールドメモリに記憶されているディジタルの映像信号 を3倍の速度で読み出すコントローラと、このコントロ ーラの制御のもとに上記動き検出回路が上記動画信号を 検出した場合に上記3フィールドメモリの出力信号を入 力して補間信号を作成するディジタルプロセッサと、こ のディジタルプロセッサの出力信号からアナログの映像 信号に変換するディジタル・アナログコンパータとを備 えたスキャンコンバータ。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】この発明は、フィールド周波数が50Hzの信号を150Hzに変換する150Hz(フィールド周波数、ライン周波数ともに3倍になる)スキャンコンバータに関するものである。

#### [0002]

【従来の技術】図4は、例えば従来の100Hzスキャンコンパータの入力と出力の関係を示したものである。図4において、1は第1フィールド、2は第2フィールド、3は第3フィールド、4は第4フィールドであり、第1と第2フィールド1,2で一つのフレームを構成す30る。フィールド周波数は50Hzである。

【0003】また、図5において、1 aは50元から100Hzに変換後の第1フィールド、2 aは変換後の第2フィールド、3 aは変換後の第3フィールド、4 aは変換後の第4フィールド、以下、同様にして、8 aは変換後の第8フィールドであり、A, A\*、B\*が一つのフレームを構成する。この図4、図5の両図において、A, B, Cで示すフィールドは同一の信号を意味する。図5は特に動画の処理に注目したもので、静止画を区別して図6のように処理する場合もある。

#### [0004]

【発明が解決しようとする課題】従来のスキャンコンパータの入出力関係は、図4に示すフィールド周波数50 Hzの信号を図5に示すフィールド周波数100Hzの信号に変換すると、第2フィールドの信号(例えば図4のB)があるべき正しい時間軸上の位置よりも図5に示すように、図4の第2フィールド2の信号に対応する第4フィールド4aの信号よりも1/100SEC 遅れている。すなわち、AのフィールドとBのフィールドの間隔が1/100SEC 長くなり、BのフィールドとCのフィ 50

ールドの間隔が1/100SEC 短かくなっているので、 動きが不自然になる場合があった。

【0005】この発明は、上記のような問題点を解消するためになされたもので、動きの不自然さを伴なうことなく、50Hzであるがゆえに、発生していたラージエリアのフリッカを無くすことが出来るスキャンコンパータを得ることを目的とする。

#### [0006]

【課題を解決するための手段】この発明に係るスキャンコンパータは、アナログの映像信号を3倍速のディジタルの映像信号に変換するアナログ/ディジタルコンパータと、このアナログ/ディジタルコンパータで変換されたディジタルの映像信号を記憶する3フィールドメモリと、この3フィールドメモリに記憶されたディジタルの映像信号をアナログの映像信号に戻すディジタル/アナログコンパータとを設けたものである。

#### [0007]

【作用】この発明において、アナログ/ディジタルコンパータにより、アナログの映像信号を3倍速のディジタルの映像信号に変換して、フィールドメモリに記憶し、このフィールドメモリに記憶したディジタル映像信号を3倍のフィールド周波数で読み出して、ディジタル/アナログコンバータでアナログの映像信号に変換することにより、入力信号と同一内容のフィールドが入力信号と同じ時間間隔で出力される。

#### [0008]

【実施例】実施例1.以下、この発明の一実施例を図について説明する。図1において、11はアンテナ、12はチューナ、13はVIF (映像中間周波)回路、14はクロマデコーダ回路である。このクロマデコーダ回路14の出力を同期分離回路20で同期分離して、コントローラ21に出力するようになっているとともに、輝度信号25はアナログ/ディジタルコンパータ15a(以下、ADCという)に入力され、色差信号26はADC15bに入力されるようになっている。これらのADC15a,15bはアナログの映像信号を3倍速のディジタルの映像信号に変換するものである。

【0009】ADCコンパータ15a,15bの出力はコントローラ21から出力される50Hzの入力信号に同40期した書き込みクロック27により、3フィールドメモリ16a,16bの記憶内容のいる。3フィールドメモリ16a,16bの記憶内容の読み出しは、コントローラ21から出力される読み出しクロック28により、入力信号の3倍の読み出しクロック28により読み出すようになっている。

【0010】3フィールドメモリ16a,16bから読み出されたディジタルの映像信号はディジタルプロセッサ27に出力されるようになっているとともに、動き検出回路24にも入力されるようになっている。動き検出回路24は動画部と静止画部の処理を変えるときに使用

する。またディジタルプロセッサ27はこれらの3フィ ールドメモリ16a、16bの出力から補間信号を演算 処理して作成し、ディジタル/アナログ変換器(以下、 DACという) 28 a, 28 bに出力するようになって

【0011】 この両DAC28a, 28bの出力はマト リックス回路29にて合成されるようになっており、こ のマトリックス回路29の出力はCRT(プラウン管) 23の表示面に表示するようになっている。このCRT 23の偏向コイルには、偏向回路22の出力電流が供給 10 されるようになっており、この偏向回路22はコントロ ーラ21により制御されるようになっている。なお、A DC15a, 15bからDAC28a, 28bまでのプ ロックは輝度信号の処理と同様に、色差信号の処理にも 用いる。

【0012】また、輝度信号25、色差信号26の代わ りに、RGB信号で処理してもよい(RGB信号で処理 する場合は、図1中のマトリックス29は不要。)。

【0013】次に、動作について説明する。アンテナ1 1で受信されたテレビ信号はチューナ12で選択され、 VIF回路13で映像中間周波数信号が取り出され、ク ロマデコーダ14でデコードされ、このクロマデコーダ 回路14から出力される映像信号より同期分離回路20 で同期信号を分離し、分離された同期信号はコントロー ラ21に送られる。

【0014】これにより、コントローラ21はADC1 5 a, 15 bを制御して、ADC 15 a はクロマデコー ダ14から出力される輝度信号をディジタル信号に変換 し、ADC15bはクロマデコーダ14から出力される 色差信号をディジタル変換する。これらのADC15 30 a, 15bの出力はコントローラ21から出力される書 き込みクロック27により、それぞれ3フィールドメモ リ16a, 16bに書き込まれる。これらの3フィール ドメモリ16a, 16bに書き込まれたディジタルの映 像信号は動き検出回路24で検出され、図2に示す動画 の処理のときと、図3に示す静止画の処理を切り換える ときに使用されるが、いま、図2に示す動画の場合の3 フィールドメモリ16a、16bに記憶されているディ ジタルの映像信号を読み出す場合を考えるものとする。

【0015】この場合、動き検出回路24が3フィール\*40

\*ドメモリ16a,16bに記憶されているディジタル映 像信号が動画であることを検出すると、その検出信号は コントローラ21に出力される。コントローラ21はこ の検出信号に基づき、3フィールドメモリ16a, 16 bの記憶内容を図2に示すように読み出しを150Hzで 行なう(フィールド周波数もライン周波数も3倍にな る) ことによって、図2に示すフィールドAとA\*、A \* とB\* 、B\* とB\* の間隔が1/150SEC となり、 フィールドAとB、BとCの間隔は入力信号と同じ1/ 50SECになる。したがって、100Hz化の本来の目的 であるラージエリアフリッカを発生させることなく、動 きの不自然さも発生させない。

【0016】 ここにいうラージエリアのフリッカとは、 フィールド周波数が50Hzであるために、人間の目でチ ラツキが感じられる現像である。チラツキを感じるスレ ショールドは、50Hzと60Hzの間に存在することが実 験的に確認されており、日本のような60Hzの信号だ と、このチラツキの問題は発生しない。

【0017】図2に示す動画の場合におけるフィールド A\* B\* は補間信号を示す。この補間信号は3フィー ルドメモリ16a, 16bの出力信号がディジタルプロー セッサ27に送出することにより、演算処理して作成さ れるが、具体的な補間法は種々考えられ、たとえば、メ ディアン方式、フィールド内平均等々がある。この補間 信号および各フィールド信号をディジタルプロセッサ2 7からDAC28a、28bに出力し、そこで、再びア ナログの映像信号に変換してマトリックス回路29で合 成し、CRT23に動画像の表示を行う。

【0018】このように、3フィールドメモリ16a、 16 bに記録されているディジタルの映像信号の読み出 しを150Hz(フィールド周波数)にすることにより、 ラージエリアフリッカとラインフリッカを除去すること ができる。このラインフリッカは図5で示した、たとえ ば、補間法の違いにより、 $A^* = A$ 、 $B^* = B$ の補間の 場合は除去されないが、A\*、B\*がメディアン処理の 場合には、ラインフリッカも除去される。ここで、メデ ィアン処理は、次の「数1」、「数2」のように表わさ れる。

[0019] 【数1】

$$\{a_{x, r}^{*}\} = \text{Med } \{a_{x, r}, a_{x, r+1}, b_{x, r}\}$$

$$\{b_{x, r}^{*}\} = \text{Med } \{a_{x, r+1}, b_{x, r}, b_{x, r+1}\}$$

【0021】また、動画から静止画に切り換わる場合に は、動き検出回路24からフィールドメモリ16a,1 6 b の記憶内容から静止画であることを判断して、コン

は3フィールドメモリ16a, 16bに対して、図3に 示すような静止画のディジタルの映像信号の読み出しを 行って、ディジタルプロセッサ27に出力させる。この トローラ21に出力することにより、コントローラ21 50 ディジタルプロセッサ27の出力をDAC28a, 28

5

bに出力して、そこでアナログの映像信号に変換後、マトリックス回路29で合成して、CRT23にて静止画の表示を行う。

#### [0022]

【発明の効果】以上のように、この発明によれば、3フィールドメモリに記録されたディジタルの映像信号の読み出しを150Hz(フィールド周波数)にしたので、補間のアルゴリズムを複雑にすることなく、動きの不自然さを発生させないで、ラージエリアフリッカおよびラインフリッカを除去することが出来る効果がある。

#### 【図面の簡単な説明】

【図1】この発明の一実施例によるスキャンコンパータ のブロック図である。

【図2】同上実施例を説明するための動画の場合の3フィールドメモリの出力信号の説明図である。

【図3】同上実施例を説明するための静止画の場合の3フィールドメモリの出力信号の説明図である。

【図4】従来のスキャンコンバータを説明するための入力信号の説明図である。

【図5】従来のスキャンコンパータを説明するための動 20

画の場合の出力信号の説明図である。

【図6】従来のスキャンコンバータを説明するための静 止画の場合の出力信号の説明図である。

#### 【符号の説明】

- 11 アンテナ
- 12 チューナ
- 13 VIF回路
- 14 クロマデコーダ回路
- 15a アナログ・ディジタルコンパータ (ADC)
- 10 15b アナログ・ディジタルコンパータ (ADC)
  - 16a 3フィールドメモリ
  - 16b 3フィールドメモリ
  - 20 同期分離回路
  - 21 コントローラ
  - 22 偏向回路
  - 23 CRT
  - 27 ディジタルプロセッサ
  - 28a ディジタル・アナログコンパータ (DAC)
  - 28b ディジタル・アナログコンバータ (DAC)
  - 7 29 マトリックス

[図2] [図3] [図4]


V50 SEC C 第3 次 - ルド

B x 補 同信号


A \* 補 同信号

A \* 補 同信号

【図5】



【図6】



【図1】 ECRT DAC 確回 で紹 22 小口 了--15a | 15b | 28a | 28b | 28b | 同个回即難路 15a 26 25 VIF 問題